PATENT ABSTRACTS OF JAPAN

(11)Publication number: 05-226610 (43)Date of publication of application: 03.09.1993

(51)Int.Cl. H01L 27/108 H01L 21/027

(21)Application number: 04-029462 (71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing: 17.02.1992 (72)Inventor: TANAKA HIROYUKI

(54) MANUFACTURE OF SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PURPOSE: To materialize a capacitor having a large accumulation of charge by forming a charge accumulation layer by utilizing an unevenness of a pattern edge due to the interference of incident and reflected exposure lights.

CONSTITUTION: Photo resist is applied onto the surface of a silicon substrate 101 having a base structure and is prebaked and patterned. Due to the interference of cast or reflected exposure light, a resist film 111 has such a pattern edge as to have a first uneven surface 112. Nextly, an SOG film 113, an intermediate insulating film, is applied to the whole surface and is baked and etched to expose the surface of the resist film 111. Then, a second uneven surface 114 is transferred to the SOG film 113, And, the resist film 111 is removed and the SOG film 113 is solidified by baking. Then, by depositing polycrystalline silicon on the whole surface by CVD and then by patterning it, a charge accumulation layer 115 which has a larger

film 111 is removed and the SOG film 113 is solidified by baking. Then, by depositing polycrystalline silicon on the whole surface by CVD and then by patterning it, a charge accumulation layer 115 which has a larger surface area and has A fourth uneven surface 117 corresponding to a third uneven surface 116 formed by transferring the second uneven surface.

維別記号

(51) Int CL*

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

特開平5-226610

技術表示箇所

(43)公開日 平成5年(1993)9月3日


H01L 27/		73 320-20 M						
21/6	127	8728-4M 7352-4M	H01L	27/ 10 21/ 30		3 2 5 M 3 1 1 W		
							" 唄の数 3 (全	7頁)
(21)出顧番号	出颠番号 特顯平4-29462			000000295 沖電気工業株式会社				
(22)出願日	平成 4年(1992)	平成4年(1992)2月17日		東京都港区虎ノ門 1 丁目 7 番12号 田中 宏幸				
				工業株式	会社内		目 7 番12号	沖電気
			(7A)(PFB)	企理 十	经本 6	25 BB		

FΙ

(54) 【発明の名称】 半導体記憶装置の製造方法

(57) 【要約】

【目的】 電荷蓄積電極表面に凹凸を設け、電荷蓄積量 の大きなキャパシタおよびその製造方法を提供する。 【構成】 ホトレジスト露光時に、入射露光光と反射露 光光の干渉により、レジストのパターンエッジに形成さ れる凹凸を利用して、電荷蓄積層表面に凹凸を形成する ことにより、電荷蓄積量の大きなキャパシタを得る。



【特許請求の範囲】

【請求項1】 半導体記憶装置の製造方法において、 主表面に半導体素子が形成された半導体基板を準備する 工程と、

約記半導体基板主義面に、レジストを塗布する工程と、 前記レジストを選択的に除去し、残存レジストを形成す る工程であって、前記レジストの厚さ方向に第1の凹凸 面を有する前記残存レジスト形成工程と、

前記第1の凹凸面に接して、前記第1の凹凸部が転写された第2の凹凸面を有する絶縁膜を形成する工程と、 前記残存レジストを除去する工程と、

前記絶縁膜の第2の凹凸面上及び、前記残存レジストが 除去された前記半導体基板主表面上に、電荷蓄積電極を 形成する工程と、

を有することを特徴とする半導体記憶装置の製造方法。 【請求填 2】 前記電荷蓄積電極を形成する工程は、 前記第2の凹凸面が転写された第3の凹凸面を有する電 荷蓄積電程であって、

前記第3の凹凸面に対応した、第4の凹凸面を有する電 荷蓋積電極を形成することを特徴とする請求項1記載の 半導体装置の製造方法。

【請求項3】 半導体記憶装置の製造方法において、 主表面に半導体素子が形成された半導体基板を準備する 工程と、

前記半導体基板表面に、レジストを塗布する工程と、 前記レジストをパターニングすることにより、前記レジ ストの厚さ方向に第1の凹凸面を有する残存レジストを 形成する工程と、

前記第1の凹凸面に接して、前記第1の凹凸部が転写された第2の凹凸面を有する絶縁膜を形成する工程と、 前記残存レジストを除去する工程と、

前記絶縁級の第2の凹凸面上及び、前記残存レジストが 除去された前記半導体基板上に、前記第2の凹凸面に接 して、前記第2の凹凸部が転写された第3の凹凸面を有 する電荷蓄積電棒を形成する工程と、

前記絶縁膜を除去することにより、前記電荷蓄積電極上の第3の凹凸面を露出させる工程と、

を有することを特徴とする半導体記憶装置の製造方法。 【発明の詳細な説明】

[0001]

[産業上の利用分野]本発明は、半導体記憶装置の製造 方法、特に、電荷蓄積部の製造方法に関するものであ る。

[0002]

【従来の技術】半導体記憶と驚の一種であるダイナミック・ランダム・アクセスメモリ(DRAM)のメモリセル構造の一つに図5に示すようなスタックト・キャバシタ・セルがある。図5中の501はシリコン基板、503は素子分離絶縁板、505はゲート絶縁板、507はゲート電機長、509は拡放板、511は層間艶縁板、5

13は電荷蓄積層、515はキャパシタ絶縁膜、517 はブレート電極である。

【〇〇〇3】このメモリセルの電荷蓄積許では、①種々 の委因で起こる電荷の源えいに対してある一定時間記憶 牧態を保持するため、②センスアンブの感度以上の信号 を得るため、あるいは②アルファ線によるソフトエラー 対策のため、ある値以上の電気蓄積量を確保する必要が ***

[0004] このスタックト・キャパシタ・セルの電荷 蓄積量 Csは、電荷蓄積電極とブレート電極の間に挟ま れたキャパシタ総線版の面積S、その誘電率 ε とその膜 厚 d 及び電位差 V により

$Cs = \varepsilon \cdot S \cdot V / 2 d$ と、表わされる。

【0005】近年の半導体記憶素子の高集積化に伴うメモリセル寸法の縮小により、キャパシタ絶縁膜の面積S が減少し、前述のある値以上のCsを確保することが困難になってきている。

100001

【免明が解決しようとする課題】前述のように従来のキャパシタの構造では、高集積化に伴うメモリセル寸法の総がにより、キャパシタ絶総被の面積が減少し、電荷蓄積量の確保が困難であった。

[0007] 本発明は以上のような問題点を解決し、電 荷蓄積量の大きなキャパシタの形成方法を提供するもの である。

[0008]

[課題を解決するための手段] 半導体素子が形成された 半導体基板上にレジスト版を形成し、露光する際、入射 感光光と反射器光の十零止より前記レジストのパター ンエッンは凹凸形状となる。この凹凸面を利用して、電 荷書貨機を形成することにより、電荷書積量の大きなキャパックを得る。

[0009]

【作用】半導体素子が形成された半導体基板上にレジストを全部に塗布した後、前起レジストを選択的に除去、 、残存レジストを影成する。この時、前記様子レジストは、パターニングの際の入射露光光と反射露光光の干渉によりパターンエッジに第1の凹凸面を有する。前記 第1の凹凸面に関するように軽視を発度し、前記 の凹凸が転率された第2の凹凸面を有する・総線板を形成、 の正のか、前記株とがし、前記株は の形成形式を表している。 が表している。 がましている。 がまたいる。 はたいる。 はたいる

[0010]この後、電荷蓄積電機を前記絶線模の第2 の凹凸面上に堆積させると前2第2の凹凸面が転落され た第3の凹凸面はが前2第3の凹凸面に対応され ・ の凹凸面をするこでが高端であることができ る。以上の工程により形成された電荷直接電板は、前記 第3の凹凸面とがまる。この結果従 来よりもよりなた電荷高積を有する。この結果従 来よりもよりなた電荷高積を有する。 [0011]

【実施例】 (実施例1) 以下、本発明の第1の実施例を 図1を参照して説明する。図1(a)において、101 はシリコン基板、103は素子分離絶縁版、105はゲ ート絶縁版、107はゲート電様、109は拡散層であ る。このような、下地構造を有するシリコン基係表面

に、ホトレジスト、例えばボジ型のホトレジストを1000人差布して0°C、30分のブリベークを行った (パターエングすることにより、図り(b)に示すように、レジスト版111法、入計 (水分・エング等)の世間により、レジストのパターンエッジが第1の凹凸面112となる。この現象については、例えば、アイビーエム・ジャーナル・オブ・リサー・アンド・ディイロブメント(18M Journal of Research and Development)21(1977-5)P、208~218に開示されている。

[0012] その後、中間総縁度として、SOG膜11 多を面に10000 角度布し、150°C、30分のペ ーキングを行った後、レジスト膜111左のSOG膜を 除去するために、レジスト膜111左の所第出するまで SOG膜113左ッチングする(エッチパック法) と、図1(c)に示すよう体構造が移成される。この B、SOG膜113は前能とジスト膜上の第10凹凸面 B、SOG膜113は前能とジスト膜上の第10凹凸面

112が転写された第2の凹凸面114を有する。 [0013] 次に、レジスト版111を除去し、図1 (d) に示すように、SOG機上の第2の凹凸面を露出 させた後、400°C、30分のペーキングによりSOG 版110を完全に固化する。

【0014】引き練き、図1(e)に示すように、リン 等のドーパントを含んだ多結晶シリコンをCVD法によ り全面に1000A堆積した後、パターニングし、電荷 蓄積層115を形成する。この時、電荷電積層115に 前記50G限入の第2回的位面が転ぎまれた実っる。ま た、電荷電積層115に対なした第4の凹凸面117を有する。ま た、電荷電積層115にかなくとも一部が、前記拡散層 109と惨している。

【0015】 さらにCVD法により130Aのシリコン 窒化膜を形成した後、熱酸化法により20A上層酸化膜 を形成することにより、キャパシタ絶縁膜119を形成 する。

【0016】その後、リン等のドーパントを含んだ多結 品シリコンを1000Å形成することによりブレート電 極121を形成する。

【0017】次に、層間絶縁膜として、ホウ素ケイ酸ガラス(BPSG)膜123を3000A堆積した後、拡散層109上にピットラインコンタクトを形成する。

【0018】その後、スパッタ法により、全面にアルミを7000A堆積させ、ビット線125を形成し、図1

(f) に示すような構造を得る。

【〇〇19】 前記形成工程において形成された半導体記 機装置図1 (f) は、電荷蓄積層表面に前記第4の凹凸 面117が形成されるため、従来と同じデザインルール に対し、表面積がより大きな電荷蓄積層を得ることがで きる。

【0021】(実施例2) 図2に、本発明に係る第2の 実施例を示す。以下、図2を参照して、本発明に係る第 2の実施例を説明する。

【0022】図2(a)において、201はシリコン基 板、203は茶子分離絶縁膜、205はゲート能縁膜、 207はゲート電極、209は拡散層、211は層間絶 縁段である。

【0023】このような、下地構造を有するシリコン基 概表面に、ホトレジストを15000人を布して0℃、 30分のプリペークを行った後、パターニングすること により、図2(b)に示すように第1の凹凸面215を 有するレジスト限213を、拡散層209に接する所望 の位置に形成する。

【0024】その後、SOGを全面に15000A塗布 し、150℃30分のペーキングを行った後、実施例 1と同様のエッチバック法によりSG膜217を形成 する。この際、SOG膜217は前記レジスト膜の第1 の凹凸面が転写された第20凹凸面219を有する。

【0025】次に、レジスト膜213を除去し、前記第 2の凹凸面219を露出させた後、400℃、30分の ペーキングによりSOG膜217を完全に固化する。

【0026】引き続き、図1(d)に示すように、リン 等のドーパントを含んだ多結晶シリコンをCVD法によ り全面に15000人準備した後、SOG膜217の 前記多結晶シリコンを除去するためにSOG複217の 表面が露出するまで前記多結晶シリコンをエッチング

し、電荷蓄積層 2 2 1 を形成する。この際、電荷蓄積層 2 2 1 は、前起 S O G 膜の 第 2 の凹凸面 2 1 9 が転写された第 3 の凹凸面 2 2 3 を有する。また、電荷蓄積層 2 2 1 は、少なくとも一部が、前記拡散層 2 0 9 と接している。

【〇〇27】次いで、図2(a)に示すようにSOG 217を除去した後、CVD法により130Aのシリコ ン窒化模を形成し、引き続き熱酸化法により20Aの上 層酸化膜を形成することにより、キャバシタ絶縁膜22 5を形成する。

【0028】その後、リン等のドーパントを含んだ多結

品シリコン層を2000人形成することにより、ブレート電極227を形成する。引き抜き、実施例1と同様 に、BPSG膜229、ピット線231を順次形成し、 図2(f)に示すような構造を得る。

【0029】前記形成工程において形成された半導体記 協装置図2(f)は、電荷蓄積層表面に前記第3の凹凸 面223が形成されるため、従来と同じデザインルール に対し、表面積がより大きな電荷蓄積層を得ることがで きる。

【0030】図2(f)の半導体記憶装置において、デザインルール1.2μm、キャパシタ矩線度が酸化膜換 算値で100人の場合、キャパシタ容量は約60fFと なり、従来技術に比べより高いセンスアンプの安定性が 得られ、DRAMの高集積化が行える。

【0031】(実施例3)以下、本発明の第3の実施例を図3を参照して説明する。

【0032】図3(a)において、301はシリコン基板、303は素子分離絶縁膜、305はゲート絶縁膜、307はゲート電極、311は層間絶縁膜である。

【0033】このような下地構造を有するシリコン基板 表面に、ホトレジストを10000人業而し、70℃、30分のブリベクを行った後、パケーニングすることにより、図3(金)に示すした人民313を、施散層 20回に擁する所望の2様域に形成する。この時、レジスト展313のパターンエッジは、入村露光光と反射第 光光の干渉により、第10回位面315となる。

【0034】その後、SOGを金面に10000A塗布 し、150℃、30分のベーキングを行った後、レジス ト級313の表面が露出するまで前起SOGをエッチン グすることにより、SOG膜317を形成する。この 際、SOG膜317は前記レジスト膜の第1の凹凸面が 転写された策2の凹凸面319を有する。

【0035】次に、図3(c)に示すようにレジスト 第13を除去し、前記第2の凹凸面319を露出させた 後、400℃、30分のベーキングによりSOG版31 7を完全に固化する。

【回036】討憶練き、図3(d)に示すように、リンネのドーペントを含んだ多情品シリコンをCVりにより全面に10000米増積した後、SOG膜317上の前記参議品シリコンを除去するために、SOG膜317上の前記参議品シリコンを表するために、SOG際317し、電荷蓄積層321を形成する。この際、電荷蓄積層321を形成する。この際、電荷蓄積層321を形成する。この際、電荷蓄積層321を形成する。こので、電荷工作、前記SOG膜の第2の凹凸面319が転写された第3の凹凸面323を有する。また、電荷蓄積層321は少なくとも一部が、前記拡散層309と接している。

【0037】その後、実施例2と同様に、キャパシタ絶 総数325、プレート電機327、BPSG膜329、 ビット線331を順次形成し、図3(e)に示すような 構造を得る。 【0038】前記形成工程において形成された半導体記憶装置図3(e)は、電荷蓄積層表面に前記第3の凹凸面323が形成されるため、従来と同じデザインルールに対し、表面積がより大きな電荷蓄積層を得ることができる。

【0039】図3(d)の半導体記憶装置において、デザインルール1.2μm、キャパシタ絶縁膜が酸化膜機 算値で100点の場合。キャパシタ電は約80fFと なり、従来技術に比べより高いセンスアンブの安定性が 得られ、DRAMの高集積化が行える。

【〇〇4〇】(実施例4)以下、本発明の第4の実施例 を図4を参照して説明する。

【0041】図4(a)において、401はシリコン基板、403は素子分離絶縁膜、405はゲート絶縁膜、407はゲート電極、409は拡散層である。

[0042] このような下地構造を有するシリコン基板 表面に、ホトレジストを15000人表面し、70℃、30分のブリベークを行った後、パターニングすることにより、図4(a)に示すレジスト版413を、拡散層409に指するご解域に形成する。この時、レジスト版413のパターンエッジは、入射電光光と反射電光光の干渉により、第10凹凸面415となる。

【0043】その後、全面にSOGを15000A塗布 し、150℃、30分のペーキングを行った後、前記レ メト版413上のSOGを終まるためにレジスト版 413の表面が掘出するまでエッチングし、SOG版4 17を形成する。この際、SOG版417は、前記レジ スト版の第10四凸面415が転写された第2の凹凸面 419を考する。

【0044】次に、レジスト膜413を除去し、前記第 2の凹凸面419を露出させた後、400℃、30分の ベーキングによりSOG膜417を完全に固化する。

【〇〇45】引き続き、図4(c)に示すように、リン等のドーパントを含んだ多結品シリコンをC VD 定により全面に100人推積した様。ホトリングラフィー法によりエッチングし、電荷書積層421を形成する。この際、電荷書積層421は、前記Sの凹凸面(2 3 および新記第3の凹凸面に対応した第4の凹凸面(2 3 および新記第3の凹凸面に対応した第4の凹凸面(2 5 を有する。また、電荷書積層421は、少なくとも一部が前記電散層を接近ている。

【0046】その後、図3(d)に示すように前記SO G度417を除去する。次いで、実態例2と同様に、キャパシタ絶縁膜427、ブレート電極429、BPSG 限431、ビット線433を順次形成し、図4(e)に示すような構造を得る。

[〇〇47] 前記形成工程において形成された半導体記 怪装置図4 (e) は、電荷蓄積層表面に前記第3の凹凸 面423および前記第4の凹凸面425が形成されるた め、従来と同じデザインルールに対し、表面積がより大 きな電荷蓄積層を得ることができる。

[0048] 図4 (e) の半導体記憶装置において、デザインルール1.2μm、キャパシタ能線度が酸化膜検 算値で100Aの場合、キャパシタ容量は約100fF となり、従来技術に比べより高いセンスアンプの安定性 が得られ、DRAMの高集積化が行える。

【〇〇49】上記第1から第4の実施例では、レジスト のパターンエッジに形成される凹凸面に接するようにS 〇6膜を用いたが、この他の限でも低温で圏化し、その 後のキャパシタ形成に伴う発処理に対して変形しない 膜、例えばポリイミドなども使用することができる。

【 0050】また、第1から第4の実施例ではボジ型のホトレジストを用いたが、ネガ型のホトレジストを用いても、同様の効果を得ることができる。

[0051]

【発明の効果】以上、詳細に説明したように、本発明に よれば、レジストパターニングの際、料露光光に皮料露 光光の干渉により生成するレジストパターンエッジの凹 凸形状を利用して、電荷蓄積重の大きなキャパシタを有する半 神体記憶装置を得ることができる。 【図面の簡単な説明】 【図1】本発明の第1の実施例の工程図。

[図2] 本発明の第2の実施例の工程図。

【図3】本発明の第3の実施例の工程図。

【図4】本発明の第4の実施例の工程図。 【図5】従来のメモリセル構造の断面図。

【符号の説明】

101 シリコン基板

103 素子分離絶縁膜 105 ゲート絶縁膜

105 ケート総線膜 107 ゲート電極

109 拡散層

111 レジスト膜

112 第1の凹凸面

113 SOG膜

1 1 4 第 2 の凹凸面 1 1 5 電荷蓄積電極

116 第3の凹凸面


117 第4の凹凸面

119 キャパシタ絶縁膜

121 プレート電極 123 BPSG膜

125 ピット線

[図1]



[図2]

